

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): SAGAWA, et al.  
Serial No.: Not yet assigned  
Filed: August 27, 2003  
Title: COLD CATHODE TYPE FLAT PANEL DISPLAY  
Group: Not yet assigned

LETTER CLAIMING RIGHT OF PRIORITY

Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

August 27, 2003


Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 2002-369177, filed December 20, 2002, and 2003-206692, filed August 8, 2003.

A certified copy of Japanese Application No. 2002-369177 is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP



---

Ronald J. Shore  
Registration No. 28,577

RJS/alb  
Attachment  
(703) 312-6600

日 本 国 特 許 庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日            2 0 0 2 年 1 2 月 2 0 日  
Date of Application:

出 願 番 号            特 願 2 0 0 2 - 3 6 9 1 7 7  
Application Number:  
[ST. 10/C]:            [ J P 2 0 0 2 - 3 6 9 1 7 7 ]

出 願 人            株式会社日立製作所  
Applicant(s):

2 0 0 3 年   8 月 1 4 日

特許庁長官  
Commissioner,  
Japan Patent Office

今 井 康 夫



出証番号   出証特 2 0 0 3 - 3 0 6 5 6 9 8

【書類名】 特許願

【整理番号】 H02018401A

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 3/22

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目 1 番 1 号 株式会社日立製作所日立研究所内

【氏名】 佐川 雅一

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目 1 番 1 号 株式会社日立製作所日立研究所内

【氏名】 楠 敏明

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目 1 番 1 号 株式会社日立製作所日立研究所内

【氏名】 鈴木 睦三

【発明者】

【住所又は居所】 神奈川県横浜市戸塚区吉田町 2 9 2 番地 株式会社日立製作所デジタルメディア開発本部内

【氏名】 甲 展明

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社 日立製作所

【代理人】

【識別番号】 100075096

【弁理士】

【氏名又は名称】 作田 康夫

【電話番号】 03-3212-1111

【手数料の表示】

【予納台帳番号】 013088

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

**【書類名】 明細書****【発明の名称】 冷陰極型フラットパネルディスプレイ****【特許請求の範囲】****【請求項 1】**

電子線励起による蛍光体発光現象に基づく画像表示装置において、冷陰極型電子源を一定の間隔で複数個配置したカソード基板と、それらに相対するよう点状または線状に蛍光体を配置したアノード基板と、真空ギャップを保持するための枠ガラスと複数個のスペーサーが真空パネル容器を構成し、カソード基板上には互いに交差する行方向と列方向に伸びる複数の電気配線があり、それらの交点に対応する画素に属する冷陰極型電子源が、対応する列方向と行方向の電気配線につながれ、それらを線順次的に駆動することにより画像表示を行う画像表示装置の中で、該電気配線のうち上層に位置するものの一部を走査線とし、下層に位置するものを信号線とすること、かつ該電気配線のうち上層に位置する電気配線の一部を、スペーサに対して接地電位を与えるための接地配線とすることを特徴とする冷陰極型フラットパネルディスプレイ。

**【請求項 2】**

請求項 1 において、カソード基板の縁端に位置する該電気配線の端子部で、走査線駆動回路に繋がったフレキシブル印刷回路(Flexible Printed Circuit、以下FPCと略す)との接続が行われ、該走査線駆動回路によりスペーサ配線に対して接地電位を与えられることを特徴とする冷陰極型フラットパネルディスプレイ。

**【請求項 3】**

請求項 1 において、カソード基板の縁端に位置する該電気配線の端子部で、走査線駆動回路に繋がったFPCとの接続が行われ、該FPCの内部配線によりスペーサ配線が互いに短絡され、独立のアース線により外部から接地電位を与えられることを特徴とする冷陰極型フラットパネルディスプレイ。

**【請求項 4】**

請求項 1 において、カソード基板の縁端に位置する該電気配線の端子部で、スペーサ配線が走査線の端子よりも外側まで延伸され、かつ互いに短絡された上で独立のアース線により外部から接地電位を与えられることを特徴とする冷陰極型

フラットパネルディスプレイ。

**【請求項 5】**

請求項 1 ないし 4 において、該冷陰極型電子源が、下部電極と、電子加速層と、上部電極とをこの順序に積層した構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子源素子であることを特徴とする冷陰極型フラットパネルディスプレイ。

**【請求項 6】**

請求項 5 において、該冷陰極型電子源の下部電極が Al もしくは Al 合金からなり、電子加速層がその陽極酸化アルミナであることを特徴とする冷陰極型フラットパネルディスプレイ。

**【発明の詳細な説明】**

**【0001】**

**【発明の属する技術分野】**

本発明は、冷陰極電子源を利用した自発光型の冷陰極型フラットパネルディスプレイに関する。

**【0002】**

**【従来の技術】**

微少で集積可能な冷陰極電子源を利用するディスプレイは、FED(Field Emission Display)と総称されている。

**【特許文献 1】**

特開平2001-101965号公報

冷陰極電子源は、大まかに電界放出型電子源とホットエレクトロン型電子源に分類され、前者には、スピント型電子源、表面伝導型電子源、カーボンナノチューブ型電子源が属し、後者には金属—絶縁体—金属を積層したMIM (Metal-Insulator-Metal) 型電子源、金属—絶縁体—半導体電極を積層したMIS (Metal-Insulator-Semiconductor) 型電子源が含まれる。

**【0003】**

MIM型電子源については、例えば特開平2001-101965号に開示されているMIM型電子源の構造と動作原理を図1と図2に示す。

図1はMIM型電子放出素子の断面構造図である。図1において、ガラス等の絶縁性のカソード基板10上に例えばAlやAl合金の下部電極11が例えば300nmの膜厚で図紙面に対して直交する方向にストライプ状に形成されている。下部電極11上には、下部電極11のエッジで電界が集中するのを防止するとともに、電子放出部を制限乃至規定する層間絶縁膜14（例えば膜厚140nm）と、トンネル絶縁膜12（例えば膜厚10nm）が形成されている。層間絶縁膜14の上部に、電子放出部を避けて、接続電極下層15Aと接続電極上層15Bの積層構造からなる上部電極給電配線16が下部電極11とは直交する方向（図紙面に対して左右方向）にストライプ状に形成されている。接続電極下層15Aとしては、カソード基板10や層間絶縁膜14との接着性が強い金属膜、例えばW（タングステン）やMo（モリブデン）等の高融点金属薄膜、もしくはそれらの珪素化合物（シリサイド）を、例えば膜厚10nm程度形成し、接続電極上層15Bとしては上部電極13（後述する）への低抵抗な給電配線として、Al-Nd合金膜を膜厚200nm形成する。接続電極下層15Aの金属膜は、後述する上部電極13の断線を防止するため、できるだけ薄くすることが望ましい。

#### 【0004】

上部電極給電配線16、層間絶縁膜14やカソード基板10上には、電子放出素子を保護するため、電子放出部を除いて、絶縁膜、例えば $\text{SiO}_2$ 、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類や $\text{Si}_3\text{N}_4$ （ナイトライド）、 $\text{Al}_2\text{O}_3$ （アルミナ）、ポリイミドなどを使って表面保護膜17が形成されている。ちなみに $\text{Si}_3\text{N}_4$ を用いた場合の膜厚は0.1乃至1  $\mu\text{m}$ である。

トンネル絶縁膜12には、上部電極13が、耐熱性のよいIr（イリジウム）を下層、Pt（白金）を中間層に、電子放出効率のよいAu（金）を上層とする3層積層膜の形で、スパッタリング法により被覆されている。このとき同時に、上部電極13は表面保護膜17の表面にも成膜されるが、図で示すように、接続電極上層15Bが、表面保護膜17の端面に対して内側に後退し、表面保護膜17が庇状となっているので、表面保護膜17上の金属膜13' とトンネル絶縁膜12上の上部電極13とは電氣的に絶縁されている。

このように構成されたMIM型電子放出素子の下部電極11と上部電極13との間に、真空中で、印加電圧 $V_d$ を加えると、図2のエネルギーバンド図が示すように、下

部電極11中のフェルミ準位近傍の電子がトンネル現象により障壁を透過して、トンネル絶縁層12と上部電極13の伝導帯へ注入され、ホットエレクトロンとなる。これらのうち上部電極13の仕事関数 $\phi$ 以上の運動エネルギーを有するものは、真空中に放出される。

#### 【0005】

##### 【発明が解決しようとする課題】

上述のMIM型電子源を使い表示装置を構成するには、電子源素子をマトリックス状に配列したカソード基板と、蛍光体を配したアノード基板とを、枠部材を介してフリットガラス接合により貼り合わせて、内部を真空に封じることにより、表示パネルを得る。

#### 【0006】

このとき対角サイズが、5インチを超えると、大気圧を支持するため、スペーサを数センチメートル間隔でパネル内に挿入する必要がある。

これらのスペーサには、電子源素子から出た電子の一部が衝突し帯電を引き起こす。帯電したスペーサ近傍では、電子の軌道が曲げられ画像が歪む現象が生じる。これを防ぐために、スペーサ表面に高抵抗膜の酸化スズ、或いは酸化スズと酸化インジウム混晶薄膜や金属または半導体膜等により僅かな導電性を付与し、スペーサ表面の帯電を除去するようにしている。

このためスペーサは、メタルバックおよび表面保護膜17上の上部電極13'に、電気的に接続する必要がある。

#### 【0007】

カソード基板側で、接地電位を与える上部電極13'は、厚さが10nm以下である上に、表面保護膜17に対する密着力も弱いため、スペーサからの圧力が掛かると、容易に断線が生じ易い。これを防ぐには信号線及び走査線から独立した第三の配線を、スペーサ用の接地配線として表面保護膜17の上に設ける必要があった。

#### 【0008】

しかしこの様に3層配線構造を採用した場合、2層配線に比べて必然的に製造工程が長くなり、歩留まりの低下や製造コストの増加が問題となった。

本発明の目的は、上記の課題を解決し、安価に作製可能なスペーサ用の接地配



線を備えた平面型表示装置を提供することにある。

#### 【0009】

##### 【課題を解決するための手段】

上記課題は下記の方策を講ずれば解決することが出来る。

第一層目(下層)配線である下部電極を信号線とする。

第二層目配線でバス配線と走査線を形成し、線順次駆動方式で画像表示を行う。

まず①により、バス配線とスペーサ配線を同一方向に走らすことが出来る。その上で第二配線を使い、バス配線とスペーサ配線を同層で形成する。

#### 【0010】

上記配線構造の実用性に疑問を呈する向きもあるかもしれないが、本発明には十分な根拠がある。

一般的に画素は正方形をしている。走査線ピッチは一辺の長さに対応し、信号線のピッチは、各画素にRGBの三色を含むため、その1/3となる。具体的な例をあげると、対角サイズ32インチのWXGA(解像度:720X1200ドット)では、走査線ピッチと信号線ピッチは、それぞれ550umと183umになる。スペーサ自身の厚さは100~200um程度あるので、ピッチの緩い走査線の上にスペーサとその接地配線を挿入する本発明の構成は、合理的な設計といえる。

#### 【0011】

以上をまとめると、本発明を採用することにより、従来3層あった配線が2層に統合され、これに伴って第三配線と、第二配線との層間絶縁膜も不要となる。以上により製造工程が短縮され、歩留まりの向上とコスト低減が可能となる。

#### 【0012】

##### 【発明の実施の形態】

##### (実施例1)

本発明の第1の実施形態について図3~14を用いて説明する。ここでは、上部電極13が接続電極下層15Aに電氣的に接続し、かつ接続電極上層15Bがアルミニウム、アルミニウム合金、もしくはアルミニウムよりも抵抗率の低い金属により裏打ちされている場合の製造方法を開示する。

ここで予めMIM電子源製造方法としては、本実施例に限られるものでないことを

断っておく。上述の特開2001-101965号のみならず，特開平2000-208076号に開示されたテーパ構造を備えた上部電極給電配線を有するMIM電子源などに，本発明を適用することは容易に実現可能である。

#### 【0013】

まずガラス等の絶縁性のカソード基板10上に下部電極11用の金属膜を成膜する。下部電極材料としてはAlやAl合金を用いる。ここでは，Ndを2原子量%ドーピングしたAl-Nd合金を用いた。成膜には例えば，スパッタリング法を用いる。膜厚は300 nmとした。成膜後はホトリソグラフィ工程，エッチング工程により図3に示すようなストライプ状の下部電極11を形成する。エッチングは例えば燐酸，酢酸，硝酸の混合水溶液によるウェットエッチングを適用する。

図4において，下部電極11の表面を陽極酸化する。例えば化成電圧を6Vとすれば，下部電極11上に厚さ約10 nmの絶縁層12が形成される。

#### 【0014】

図5において，メッキの種膜となる接続電極上層15BとしてCuを，Cuと下地との接着性を確保するための接続電極下層15AとしてCrを，スパッタにより連続成膜した。接続電極下層15Aは後で形成する上部電極13が，接続電極下層15Aの段差で断線しないように数10nm程度と薄くする。接続電極上層15Bの膜厚に関して特に制限はないが，ピンホールが生じて，メッキ処理に際して接続電極下層15Aが溶出しないように定める。

図6において，接続電極上層15Bにレジストパターンを付与した後，電気メッキもしくは無電解メッキによりCuを厚付けし，所望とする厚さ，例えば5μmのCuからなる上部電極給電配線16を形成する（体裁上図面では厚さを縮小して描いた）。

図7において，全面をCuエッチングすることにより，接続電極上層15Bを下部電極11とは直交する方向にストライプ状に加工する。接続電極上層15Bは，上部電極給電配線16に比べて極めて薄いため，エッチング時間を制御することにより，接続電極上層15Bのみを選択的に取り除くことが出来る。エッチング液には例えば，燐酸，酢酸，硝酸の混合水溶液（PAN）が適している。

続いて接続電極下層15Aにレジストパターンを形成して，ウェットエッチングに

より加工する。Crのウェットエッチングには硝酸第二アンモニウムセリウムの水溶液が適している。

このとき留意すべきことは、レジストパターンを接続電極下層15Aに掛かるように形成することである。これにより、後から形成される上部電極13が、段切れすることなく接続電極下層15Aと接続できる。

#### 【0015】

図8において、電子放出部を開けるために、ホトリソグラフィとドライエッチングにより層間絶縁膜17の一部を開口する。エッチングガスにはCF<sub>4</sub>とO<sub>2</sub>との混合ガスが好適である。露出したトンネル絶縁膜12には、再度陽極酸化を施し、エッチングによる加工損傷を修復する。

#### 【0016】

図9において、上部電極13を形成して電子源基板が完成する。

上部電極13の成膜は、シャドウマスクを用いたスパッタリング法で行い、上部電極給電配線16を各々分離する。

上部電極13の材料としては、前記のIr, Pt, Auの積層膜を用い、それぞれの膜厚は数nmとする。これによりホトリソグラフィ・エッチングに付随する、上部電極やトンネル絶縁膜への損傷を回避することができる。

続いてMIM型電子源基板を用いて、表示装置全体の製造方法を説明する。

まず上述の製法にしたがってカソード基板10上にMIM型電子源を複数個配列したカソード基板を作製する。

#### 【0017】

説明のため、図10には(3×4)ドットのMIM型電子源基板の平面図と断面図を示した。実際には表示ドット数に対応した数のMIM型電子源マトリクスを形成する。MIM型電子源の製造方法では説明しなかったが、表示装置を構成する場合、下部電極11, 上部電極給電配線16の電極端部は駆動回路との接続のため、電極面を露出しておかなければならない。

#### 【0018】

図11において、アノード基板の作製方法を説明する。

アノード基板110には透光性のガラスなどを用いる。まず、表示装置のコントラ

ストを上げる目的でブラックマトリクス120を形成する。ブラックマトリクス120は、PVA（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液をアノード基板110に塗布し、ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。

次に赤色蛍光体111を形成する。蛍光体粒子にPVA（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液をアノード基板110上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。このようにして赤色蛍光体111をパターン化する。パターンは図11に示したようなドット状にパターン化する。同様にして、緑色蛍光体112と青色蛍光体113を形成する。蛍光体としては、例えば赤色に $\text{Y}_2\text{O}_2\text{S}:\text{Eu}$  (P22-R), 緑色に $\text{ZnS}:\text{Cu, Al}$  (P22-G), 青色に $\text{ZnS}:\text{Ag}$  (P22-B) を用いればよい。

次いで、ニトロセルロースなどの膜でフィルミングした後、アノード基板110全体にAlを、膜厚75 nm程度蒸着してメタルバック114とする。このメタルバック114が加速電極として働く。その後、アノード基板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。このようにして、アノード基板が完成する。

#### 【0019】

このようにして製作したアノード基板110とカソード基板10とをスペーサ30を介し、周囲の枠116をフリットガラス115で封着する。図12に貼り合わせた表示パネルのA-A'断面と B-B'断面に相当する部分を示す。アノード基板110-カソード基板10間の距離は1～3 mm程度になるようにスペーサ30の高さを設定する。スペーサ30は、例えば板状のガラス製またはセラミックス製を上部電極給電配線16上に配置する。この場合、スペーサが表示基板側のブラックマトリクス120の下に配置されるため、スペーサ30は発光を阻害しない。

ここでは、説明のため、R（赤）、G（緑）、B（青）に発光するドット毎、すなわちスペーサ配線16'の上に全てスペーサ30を立てているが、実際は機械強度が耐える範囲で、スペーサ30の枚数（密度）を減らし、大体数cmおきに立てればよい。

また、本実施例では述べなかったが、支柱状のスペーサ、格子状のスペーサを使用する場合でも同様な手法によりパネル組み立てが可能である。

封着したパネルは、 $10^{-7}$ Torr程度の真空中に排気して、封じきる。封止後、内蔵したゲッターを活性化し、パネル内を高真空中に維持する。例えば、Baを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Zrを主成分とする非蒸発型ゲッターを用いてもよい。このようにして、MIM型電子源を用いた表示パネルが完成する。

このように本実施例では、アノード基板110とカソード基板10間の距離は1～3mm程度と長いので、メタルバック114に印加する加速電圧を1～10KVと高電圧に出来る。これにより、蛍光体には陰極線管（CRT）用の蛍光体を使用できる。

図13はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極11は信号線駆動回路40へFPCで結線し、上部電極給電配線16は走査線駆動回路50にFPCで結線する。

スペーサ配線16'は、同じくFPCを介して走査線駆動回路50に繋ぎ、駆動回路の内部で接地電位を与える。この方式の優れた点は、製造工数を増やすことなく、走査線の接続と同時にスペーサへ接地電位を与えることにある。

m番目の上部電極給電配線16と、n番目の下部電極11の交点に位置する画素を、座標(m,n)で表わす。メタルバック114には高電圧発生回路60から1～10KV程度の加速電圧を印加する。

尚本実施例では、走査線及び信号線ともに片側から駆動することを想定しているが、必要に応じて両側に駆動回路を配備することは、何ら本発明の実現性を妨げるものではない。

#### 【0020】

図14は、各駆動回路における発生電圧波形の一例を示す。

#### 【0021】

時刻 t 0ではいずれの電極も電圧ゼロであるので電子は放出されず、蛍光体は発光しない。

#### 【0022】

時刻 t 1において、上部電極給電配線16のうちS1だけにV1なる電圧をかけ、下

部電配線11のうちD2, D3には $-V2$ なる電圧を印加する。座標(1,2), (1,3)において下部電極11と上部電極給電配線16間には $(V1+V2)$ なる電圧が印加されるので、 $(V1+V2)$ を電子放出開始電圧以上に設定しておけば、これらのMIM型電子源からは電子が真空中に放出される。放出された電子はメタルバック14に印加された加速電圧60により加速された後、蛍光体に入射し、発光を起こす。

#### 【0023】

同様に時刻 $t_2$ において、上部電極給電配線16のS2に $V1$ なる電圧を印加し、下部電極11のD3に $-V2$ なる電圧を印加すると、同様に座標(2,3)が点灯する。このようにして、上部電極給電配線16に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また、下部電極11への印加電圧 $-V2$ の大きさを適宜変えることにより、階調のある画像を表示することが出来る。

#### 【0024】

時刻 $t_5$ において、トンネル絶縁膜12中に蓄積される電荷を開放するための反転電圧の印加を行う。すなわち上部電極給電配線16の全てに $-V3$ を加え、同時に全下部電極11に0Vを印加する。

#### (実施例2)

ここでは、スペーサ配線16への接地電位の印加を、駆動回路を介さず行う方式を開示する。

先ず実施例1に倣って、MIM電子源、カソード基板、アノード基板、及びパネルを作製する。

#### 【0025】

図15はこのようにして製作した表示装置パネルの駆動回路への結線図である。

下部電極11は信号線駆動回路40へFPCで結線し、上部電極給電配線16は走査線駆動回路50にFPCで結線する。

スペーサ配線16'は、同じくFPCを介して走査線駆動回路50に繋ぐ。ここで用いるFPCは、予め全てのスペーサ配線16'を短絡する内部配線を備えたものにする。一つにまとめられたスペーサ配線は、FPCの端子部で、走査線駆動回路50と独立し

た接地配線につながれる。

この方式の優れた点は、万が一パネル内部で放電が発生してスペーサ配線16'に高電圧が掛かったとしても、走査線駆動回路50に直接影響が及ばないことである。

#### (実施例3)

ここでは、スペーサ配線16'への接地電位の印加を、駆動回路を介さず行う別の方式を開示する。

先ず実施例1に倣って、MIM電子源、カソード基板、アノード基板、及びパネルを作製する。

このとき留意することは、実施例2とは異なり、カソード基板において、スペーサ配線の端子部を上部電極給電配線16のそれよりも外側まで延長し、互いに短絡させる点にある。

図16はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極11は信号線駆動回路40へFPCで結線し、上部電極給電配線16は走査線駆動回路50にFPCで結線する。

スペーサ配線16'は、カソード基板上で一つにまとめられ上で、独立した接地配線につながれる。

この方式の優れた点は、FPCの性能に制限されることなく、低インピーダンスの接地配線を導入できることにある。従って万が一パネル内部で放電が発生してスペーサ配線に高電圧が掛かったとしても、走査線駆動回路に対するダメージを完全に回避することができる。

#### 【0026】

##### 【発明の効果】

2層配線を有するカソード基板の製造工程において、第二配線が走査線とスペーサ(接地)配線を兼ねるようにする。これにより配線数を増やすことなくスペーサ用の接地配線を備えることができ、結果的に製造工程が短縮されるとともに高歩留まりが達成され、コスト低減を図ることが可能となる。

##### 【図面の簡単な説明】

##### 【図1】

従来技術のMIM型電子源の構造を示す図である。

【図2】

MIM型電子源の動作原理を示す図である。

【図3】

本発明のMIM型電子源の製法を示す図である。

【図4】

本発明のMIM型電子源の製法を示す図である。

【図5】

本発明のMIM型電子源の製法を示す図である。

【図6】

本発明のMIM型電子源の製法を示す図である。

【図7】

本発明のMIM型電子源の製法を示す図である。

【図8】

本発明のMIM型電子源の製法を示す図である。

【図9】

本発明のMIM型電子源の製法を示す図である。

【図10】

本発明のMIM型電子源を用いたカソード基板の製法を示す図である。

【図11】

本発明のMIM型電子源を用いたアノード基板の製法を示す図である。

【図12】

本発明のMIM型電子源を用いた表示装置の製法を示す図である。

【図13】

本発明の表示装置と駆動回路との結線状態を示す図である。

【図14】

本発明の表示装置における駆動電圧波形を示す図である。

【図15】

本発明の表示装置と駆動回路との結線状態を示す図である。



**【図16】**

本発明の表示装置と駆動回路との結線状態を示す図である。


**【符号の説明】**

10…カソード基板、11…下部電極、12…トンネル絶縁層、13,13'…上部電極、14…層間絶縁層、15A…接続電極下層、15B…接続電極上層、16…上部電極給電配線、16'…スペーサ配線、17…表面保護膜、20…真空準位、30…スペーサ、40…信号線駆動回路、50…走査線駆動回路、60…高電圧発生回路、70…フレキシブル印刷回路(FPC)、110…アノード基板、111…赤色蛍光体、112…緑色蛍光体、113…青色蛍光体、114…メタルバッ、, 115…フリットガラス、116…枠ガラ、120…ブラックマトリックス。

【書類名】 図面


【図 1】

図1




【図 2】


図2




【図 3】




【図 4】




【図 5】




【図6】



【図 7】




【図 8】






【図 9】




【図10】




【図 11】

図 11




【図 12】

图 12




【図13】

図13




【図 14】

図14




【図15】

図15



【図16】

図16





**【書類名】 要約書****【要約】**

**【課題】** FEDにおいて、スペーサは大気圧を支持する為だけでなく、画像表示状態における不可視性を達成する必要がある。不可視性を具現するには、スペーサの帯電を防止する必要がある、これにはスペーサに適切な導電性を付与するとともに、高電圧と接地電位を与える配線を用意する必要がある。

**【解決手段】** 2層配線を有するカソード基板の製造工程において、第二配線が走査線とスペーサ(接地)配線を兼ねるようにする。

**【効果】** これにより配線数を増やすことなくスペーサ用の接地配線を備えることができ、結果的に高歩留まりが達成され、コスト低減を図ることが可能となる。

**【選択図】** 図13

## 認定・付加情報

特許出願の番号	特願 2 0 0 2 - 3 6 9 1 7 7
受付番号	5 0 2 0 1 9 3 1 4 9 5
書類名	特許願
担当官	第一担当上席 0 0 9 0
作成日	平成 1 4 年 1 2 月 2 4 日

## &lt; 認定情報・付加情報 &gt;

【提出日】	平成14年12月20日
-------	-------------

次頁無

特願 2002-369177

出願人履歴情報

識別番号

[000005108]

1. 変更年月日  
[変更理由]  
住所  
氏名

1990年 8月31日  
新規登録  
東京都千代田区神田駿河台4丁目6番地  
株式会社日立製作所